PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-145771

(43)Date of publication of application: 20.06.1991

(51)Int.CI.

H01L 31/10 H01L 21/331

H01L 29/73

(21)Application number : 01-284192

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

31.10.1989

(72)Inventor: KYOMASU MIKIO


SAWARA MASAAKI OKAJIMA KENICHI NAKAMURA HIROYASU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To make a parasitic capacity induced by a wiring small and to enable an assembly process to be easily automated by a method wherein a PIN photodiode and an NPN bipolar transistor are monolithically formed on the same substrate, where the substrate is of N-type and the PIN photodiode and the NPN bipolar transistor are formed on an N-type epitaxial layer.

CONSTITUTION: A PIN photodiode 31 and an NPN transistor 32 are monolithically formed on the same substrate. The PIN photodiode 31 is a substrate PIN photodiode which make a high concentration N-type semiconductor substrate 1, a low concentration N-type epitaxial layer, and a P-type buried layer 6 serve as an N layer, an I layer, and a P layer respectively. An anode electrode 33 is provided to the P-type buried layer 6 through the intermediary of an electrode leading-out layer 16. An electrode 34 formed on a P+ tab layer functions as the cathode electrode of the PIN photodiode. The electrode 34 is added as a cathode



electrode, whereby a parasitic resistance can be decreased as compared with a case that only a back electrode is provided as a cathode electrode.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Best Available Copy

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-145771

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月20日

H 01 L 31/10

9055-5F 8225-5F

H 01 L 31/10 29/72

審査請求 未請求 請求項の数 2 (全10頁)

60発明の名称 半導体装置

> 20特 願 平1-284192

223出 願 平1(1989)10月31日

個発 明 増

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

@発 明 原 正

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会

社内

@発 明

静岡県浜松市市野町1126番地の1

浜松ホトニクス株式会

社内

願人 の出

浜松ホトニクス株式会

静岡県浜松市市野町1126番地の1

#

弁理士 長谷川 芳樹

外3名

個代 理 人 最終頁に続く

1. 発明の名称

半導体装置

2. 特許請求の範囲

高濃度n型半導体基板上に低濃度n型エ ピタキシャル層が形成され、さらにその上にn型 エピタキシャル層が形成されている半導体装置で あって、

前記低濃度n型エピタキシャル層の所定領域の 表層部にp型埋込層が形成されていることにより、 前記高濃度n型半導体基板をN層、前記低濃度n 型エピタキシャル層を【層および前記り型埋込層 をP層とするPINホトダイオードが構成されて おり、

前記所定領域の近傍の前記n型エピタキシャル 層中への不純物ドープにより形成された p 型ベー ス層およびn型エミッタ層ならびにn型エピタキ シャル層自身によるn型コレクタ層によってnp゚ n バイポーラトランジスタが構成されていること を特徴とする半導体装置。

前記npnバイポーラトランジスタの下 側に形成されたpウェル埋込層と前記PINホト ダイオードのカソードが逆バイアスになっている 請求項1記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、受光素子と電子案子とが同一基板上 にモノリシックに形成された半導体装置に関する ものである。

[従来の技術]

受光素子としてPINホトダイオードが用いら れ、その信号処理回路用の電子素子としてnpn バイポーラトランジスタが用いられている光受信 回路が従来から知られている。しかし、その従来 回路では、PINホトダイオードとカリnバイボ ーラトランジスタとがそれぞれ別々のチップに形 成されていて、ハイブリッドIC基板上にて相互

特開平 3-145771(2)

に配線接続されていたにすぎない。

[発明が解決しようとする課題]

しかし、従来のハイブリッドICによる構成では、配線による寄生容量が大きいとか、組み込み工程を自動化しにくい等の問題があり、モノリシック化が望まれていた。

本発明の課題は、このような問題点を解消する ことにある。

[課題を解決するための手段]

- 3 -

の高濃度n型半導体基板1上に不純物濃度が 10¹²~10¹⁴/cm³程度の低濃度n型エピタキ シャル層 2 を 3 0 ~ 5 0 μ m の厚さで形成する。 なお、図示が省略されているが半導体基板1の裏 面にはオートドープ阻止のためのSiO,膜が形 成されている(第2図(A)参照)。つぎに、表 面にSi0,膜3を形成し、フォトリソグラフィ 技術によってそのSiO₂膜3を加工する。その Si0,膜3をマスクとして上方からポロンをイ オン注入し、npnトランジスタのためのpウェ ル埋込層4を形成する。このpウェル埋込層4の 不純物濃度は10¹⁵~10¹⁶/cm³程度である (第2図(B)参照)。pウェル埋込層4の位置 で示されるように、同図におけるほぼ右半分がn p n トランジスタ形成領域であり、左半分が P I Nホトダイオード形成領域である。ついで再び、 フォトリソグラフィ技術などを用いて表面のSi O。腹3を加工し、npnトランジスタ形成領域 に開口をするSiO,膜をマスクとしてアンチモ ン (Sb) をドーピングする。これによって、 п ス層および n 型エミッタ層 ならびに n 型エピタキシャル層自身による n 型コレクタ圏によって n p n バイポーラトランジスタが構成されているものである。

(作用)

高濃度n型半導体基板の上を低濃度n型エピタキシャル層とすることにより、PINホトダイオードおよびnpnバイポーラトランジスタが同一基板上に共存できる。そして、npnバイポーラトランジスタの下側に埋め込まれたpウェル埋込酪とPINホトダイオードのカソードの間をpn接合とすることにより、PINホトダイオードとnpnバイパーラトランジスタを接合分離することができる。

(寒施例)

第1図は本発明の半導体装置の一実施例を示す 部分断面斜視図であり、第2図はその製造過程を 示す工程断面図である。

初めに第 2 図を参照しながらその製造方法を説明する。不純物濃度が 1 0 ²⁰~ 1 0 ²¹/ cm ³ 程度

- 4 -

pnトランジスタ用のn型埋込屑5が形成される。

引き続いて、分離プロセスについて説明する。 n型エピタキシャル層 7 の表面全体に、 S i O 2 膜 8 および S i N 膜 9 を形成する。 そして、 その上にレジスト 1 0 を塗布し、フォトリングラフィ技術を用いて所望領域の S i O 2 膜 8 および S i N 膜 9 をエッチングで除去する。その後、

程度である(第2図(D)参照)。以上で、埋込

拡散とエピタキシャル成長工程が終わる。

- 5 -

—478 —

-- 6 -

特開平 3-145771(3)

S i O 2 膜 8 および S i N 膜 9 をマスク として、 n 型 エ ピ ク キ シ ャ ル 層 7 を 表 面 か ら O . 1 μ m の 深 さ ま で ウ エ ッ ト エ ッ チ ン グ し 、 さ ら に O . ア μ m の 深 さ ま で 異 方 性 ド ラ イ エ ッ チ ン グ し て 、 浅 い 溝 を 形 成 す る (第 2 図 (E) 参 照) 。 こ こ で 、 所 望 領 域 と は 、 n p n ト ラ ン ジス タ の 分 離 領 域 、 n p n ト ラ ン ジス タ 内 部 に 将 来 設 け る p 型 ベ ー ス 圏 と コ レ ク タ ウォ ー ル と の 分 離 領 域 、 P l N フォ ト ダ イ オ ー ド の 受 光 領 域 等 で あ る 。

つぎに、レジスト11を塗布し、フォトリソグラフィ技術により分離領域に設けられた溝の上方のみを除去する。そして、レジスト11をマスクとして3.0μmの異方性ドライエッチをグを行い、浅い溝のうち分離領域にある溝を深くする(第2図(F)参照)。つぎに、レジスト10、11を除去した後、再びレジスト(図示せず)を独布してォトリソグラフィ技術を利用してポロンをイオン注入し、ρ*タブ112を形成し、上記マスク形成工程を繰り返してアンチモンを注入し、n*タブ12を形成する。これらタブ12

- 7 -

ングにより除去した後、酸化を行って表面を平坦 化する(第2図(I)参照)。

つぎに、表面の S i O 2 膜 2 O および S I N 膜をドライエッチングで除去した後、ポリシリコン 2 1 を堆積する。そして、ひ案をイオン注入する(第 2 図 (K) 参照)。その後、 S I O , 膜を C

1 1 2 は、 P 1 Nホトダイオード領域および n p n トランジスタ領域をそれぞれ取り囲むように形成される。ついで、レジストを除去し、各満の内面に S i O 2 膜および S i N膜を形成する。そして、 S i N の異方性エッチングにより各溝の側壁の S i N膜を残したまま底部の S i N膜を除去する (第 2 図(G)参照)。

続いて、6 気圧、1 0 5 0 で 雰囲気で 熱酸化化 部分が 酸化 される。この酸化によって 得られる 酸化 により、 8 i N 膜で 覆われていれる酸化 の 厚さは 1 . 5 u m 程度であり、 2 u m 程度であり、 2 u m 程度であり、 2 u m 程度であり、 3 u m 程度である。これで 2 u m 程度で 3 u m が 3 u m で 4 u m で 5 i O 2 k が 5 i N 膜を 8 u が 3 u m で 5 i O 2 k が 8 u m で 5 i O 2 k が 8 u m で 5 i O 2 k が 8 u m で 6 u m が 7 u m で 7 u m で 8 u

- 8 -

VDで堆積し、加熱してエミッタ22を形成する。なお、ペース19の下側に残されてる n 型エピタキシャル層がコレクタ23となる。そして、SiO₂ 膜および不要なポリシリコンをドライエッチングして除去し、再びSiO₂ 膜をCVDで堆積する(第2図(L)参照)。その後、マスク(図示せず)を介してSiO₂ 膜をエッチングすることで閉口を形成し、この閉口に第2図(M)に示す如く電極を形成する。

- 10 -

特開平 3-145771(4)

る。この電極34がカソード電極として付加されることにより、カソード電極を裏面電極のみとしたときよりも寄生抵抗を低減することができる。電極間に逆バイアスが印加された状態で光が入射すると、低濃度n型エピタキシャル層2の空乏領域でキャリアが発生し、このキャリアが空乏領域の電界によって移動して光電流となる。

n p n トランジスタ32には、図示のように、エミッタ電極35、ペース電極36、コレクタ電極37が設けられている。 p ウェル埋込層4は周囲の素子との間のパンチスルーを防止するために設けられている。

以上の作用、効果に加えて、本発明の半導体装置は、下記のような格別の作用を奏する。

すなわち、仮に半導体基板をp * 型とし、その上にp * 型のエピタキシャル層を形成し、その上にn型埋込層を形成してPINホトダイオードを構成すると共に、第1図と同様のnpnトランジスタを構成したときは、半導体基板がアースされることになり、その等価回路は第4図のようにな

- 11 -

ス条件が自由となる。このため、PINホトダイオードの走行速度を飽和速度まで上げ得るので、 装置の動作の高速化が達成される。

(発明の効果)

以上説明したように、本発明の半導体を置によれば、PINホトダイオー基板上にモノリシを開いたまが、ので、配線に基づく寄生を板をしているのが果を育する。またたのかとなるできる。また、層上にアロルトをがしているので、では、一層では、一層では、大くである。また、ハイブリッドICのような組み込み工程がある。

4. 図面の簡単な説明

第1 図は本発明の一実施例である半導体装置の 部分断面斜視図、第2 図はその製造方法を示す工 る。同図において、 C ; は回路の電源とアースとの間に形成される寄生ダイオードを示す。 図から明らかなように、 n p n トランジスタのアースと P I N ホトダイオードのカソードが共通になるため、 P I N ホトダイオードのバイアス電圧は寄生ダイオード C; に制約され、 n p n トランジスタの電源電圧より上げることができない。

これに対し、本発明のように半導体基板1をn型とすると、npnトランジスタ31の下のpウェル埋込層4がアースとなり、基板1は低源に接続される。このため、npnトランジスタのアースに対してPINホトダイオードが逆バイアスとなるので、PINホトダイオード31へのバイアス電圧をnpnトランジスタの電源とは無関係の高低圧にできる。

第 5 図はこのときの等価回路である。 図から明らかな通り、 n p n k ランジスタのアースに相当する p ウェル埋込層 4 と P I N ホトダイオードのカソード (n 型エピタキシャル層) 2 は接合分離されるため、 P I N ホトダイオード 3 1 のバイア

- 12 -


程断面図、第3図は埋込層のプロファイルを示す グラフ、第4図および第5図は本発明の格別の作 用、効果を示す等価回路図である。

1 … 高濃度 n 型半導体 基板、 2 … 低濃度 n 型エビタキシャル層、 4 … p ウェル 埋込層、 6 … p 型埋込層、 1 2 … p * タブ、 1 1 2 … p * タブ、 1 8 … 外部ペース、 1 9 … 真性ペース、 2 2 … エミッタ、 2 3 … コレクタ、 3 1 … P I N ホトダイオード、 3 2 … n p n トランジスタ。

代理人弁理士 長谷川 芳 樹


- 13 -

- 14




契판例


第1図




实施例4 製造方法(1)


第 2 図






- 7 ----483---






実施例の製造方法(6)


第 2 国




実施例の製造方法(7)

第 2 🕟





第 4 図



基板を1型にしたときの等価回路

第 5 図

特開平 3-145771(10)

第1頁の続き

⑤Int. Cl. ⁵

識別記号

庁内整理番号

H 01 L 21/331 29/73

⑩発 明 者 中 村 浩 康 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会 社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but	are not limited to	the items	checked:
D BLACK BORDERS IMAGE CUT OFF AT TOP, BOTT	OM OR SIDES		
☐ FADED TEXT OR DRAWING			
☐ BLURRED OR ILLEGIBLE TEXT	OR DRAWING		· .
☐ SKEWED/SLANTED IMAGES			
☐ COLOR OR BLACK AND WHITE	PHOTOGRAPHS	, ·	
GRAY SCALE DOCUMENTS			
LINES OR MARKS ON ORIGINAL	L DOCUMENT		•.
REFERENCE(S) OR EXHIBIT(S) S OTHER:	SUBMITTED ARE P	OOR QUALI	TTY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.